Cadence Sigrity 2015是Cadence發(fā)布的其仿真產(chǎn)品Sigrity的最新版本Sigrity 2015，更新了serial link仿真流程，增加對(duì)USB 3.1的支持，對(duì)電源完整性的仿真做了優(yōu)化。

【功能特點(diǎn)】

　　一、新產(chǎn)品和功能

　　1、升級(jí)的串行鏈路分析流程

　　2、優(yōu)化設(shè)計(jì)流程升級(jí)的三維互連建模

　　3、升級(jí)串行鏈路分析流程，加速時(shí)間通過合規(guī)測(cè)試

　　（1）新的ibis-ami建模技術(shù)以業(yè)界公認(rèn)的均衡算法和基于向?qū)У膱D形界面提供了一個(gè)快速方便ibis-ami模型的建立。在兩層，使本公司嚴(yán)格工具模型創(chuàng)作，而另一個(gè)創(chuàng)造適合任何ibis-ami兼容的仿真模型。

　　（2）新的切割和縫合模型提取技術(shù)允許分割長(zhǎng)的串行鏈接的部分，應(yīng)使用3D全波和部分，可以使用混合提取技術(shù)建模。由此產(chǎn)生的模型中提取的十倍嚴(yán)格的三維全波提取率95%的速度。

　　（3）新的USB 3.1（2代）確認(rèn)滿足10Gbps接口要求合規(guī)套件。

　　二、PCB設(shè)計(jì)與電源完整性工程師之間的優(yōu)化設(shè)計(jì)流程

　　1、新的交叉探測(cè)DC分析報(bào)告文件和快板®編輯畫布之間

　　2、批直流分析直接從快板編輯帆布可用

　　3、回顧以前產(chǎn)生的直流分析報(bào)告文件從快板編輯畫布

　　三、IC封裝設(shè)計(jì)師與表征工程師之間的優(yōu)化設(shè)計(jì)流程

　　1、批量電氣性能評(píng)估（EPA）可直接從IC封裝設(shè)計(jì)師的編輯畫布

　　2、批量包裝模型創(chuàng)建使用混合求解技術(shù)直接從IC封裝設(shè)計(jì)師的編輯畫布

　　3、回顧以前產(chǎn)生的EPA報(bào)告數(shù)據(jù)從IC包設(shè)計(jì)師的編輯畫布

　　四、升級(jí)的3D互連建模，使低成本的PCB和IC封裝快速建模

　　1、新型快速精確電容提取技術(shù)

　　2、迅速產(chǎn)生RLCG互連模型設(shè)計(jì)的幾個(gè)（或沒有）的電源和地平面/形狀，使用最新的3D靜態(tài)萃取技術(shù)提取三維sigrity powersi期權(quán)

標(biāo)簽： PCB 電路板設(shè)計(jì) 仿真軟件 電路仿真