當(dāng)下軟件園 / 匯聚當(dāng)下最新最酷的軟件下載站!
當(dāng)下軟件園
您的位置: 首頁 > 應(yīng)用軟件 > 行業(yè)軟件 > Cadence Allegro V17.2 官方免費版

  Cadence Allegro采用了新的數(shù)據(jù)存儲方式,此版本不再兼容以往的版本,即其設(shè)計的文件不能降級,同時還帶來了新的padstack創(chuàng)建方式,這些新的變化使得全球很多老用戶覺得暫時還無法適應(yīng),但對于仿真規(guī)則驅(qū)動的PCB設(shè)計流程來說,用戶體驗提升還是很大的。

Cadence Allegro

【全新功能】

  1、文件版本不可以降級

  即Cadence 17.2-2016 可以打開16.x版本的設(shè)計文件,但是Cadence 17.2-2016保存的文件無法再降級到16.x版本下,因此建議務(wù)必做備份。

  2、Cadence Download Manager

  使用CadenceDownload Manager可以自動獲取軟件更新,并可以進行自動下載、安裝;用戶還可以通過該工具自定義更新計劃;

  3、Cadence OrCAD、Allegro 產(chǎn)品的相關(guān)程序的安裝目錄結(jié)構(gòu)變更:

  Cadence OrCAD、Allegro 17.2-2016 的相關(guān)應(yīng)用程序安裝路徑調(diào)整至安裝路徑中的/tools/bin下。因此環(huán)境變量PATH中將可不需定義 pcb/bin 及 fet/bin 的路徑。而執(zhí)行

  Cadence OrCAD、Allegro 17.2-2016 相關(guān)應(yīng)用程序亦可不需設(shè)定 17.2-2016 的相關(guān)路徑于環(huán)境變量中。

  Cadence SPB Switch Release 17.2-2016 版本切換工具已更新,其可辨別不同版本間的應(yīng)用程序路徑,用以自動更新應(yīng)用程序與檔案連結(jié)性關(guān)系。

  若您使用cmd控制臺或批處理程序(batch file),請將您原批處理程序加入 17.2-2016 安裝路徑中的/tools/bin 文件夾路 徑下的 allegro_cmd.bat。

  OrCAD Products 支援 TCL 8.6 64 位版本

  4、開始菜單

  安裝好軟件之后,在 Windows 的開始菜單里,Cadence 產(chǎn)品根據(jù)不同類別進行了調(diào)整,更方便管理和查找啟動。老wu試了一下,貌似在win7分組功能可以,但是win10下分組無效,反而更糟糕。

  二、OrCAD Capture 17.2-2016的新功能

  1、設(shè)計差異比對

  當(dāng)兩份電路圖有所差異時,透過 Capture Compare Design 功能可以選擇對電路圖資料夾或是電路圖圖紙頁面做差異比對,比對結(jié)果可查看電路圖邏輯或是圖形的差異。

  在 Capture 命列選單中,選擇 Tools >> Compare Designs 功能選單來進行電路圖的差異比對。

  2、高級零件標號編排功能(Advanced Annotation)

  在Capture 中新增了高級零件標號編排的功能,在這個功能中,你可以針對不同電路圖圖紙頁面設(shè)定不同的零件序號起始值,同時也可以針對同一頁電路圖圖紙不同零件設(shè)定不同的起始序號。

  3、新增個人工作環(huán)境設(shè)定

  OrCAD Capture現(xiàn)在對使用者環(huán)境設(shè)定,有更加高級的設(shè)定界面,使用功能選單中的 Option >> Preference >> More Preference 進入設(shè)定界面。在新的 Extended Preferences Setup 中,可以針對以下環(huán)境做高級設(shè)定:

  命令窗口(Command Shell)

  設(shè)計及零件庫(Design and Libraries)

  設(shè)計緩存(Design Cache)

  設(shè)計規(guī)則檢查(DRC)

  OrCAD Capture CIS (CIS)

  網(wǎng)絡(luò)群組(NetGroup)

  網(wǎng)表(NetList)

  電路圖(Schematic)

  4、范例設(shè)計瀏覽

  在 Cadence 17.2-2016軟件安裝目錄中,整合并提供了 150 個以上的范例檔案讓使用者可以快速了解及學(xué)習(xí) OrCAD Capture、OrCAD Capture CIS 以及 OrCAD Capture–OrCAD PSpice 設(shè)計流程的設(shè)計。在 OrCAD Capture 17.2-2016 中,可以簡單地透過 File – Open – Demo Design 的功能選單開啟內(nèi)建范例檔案。

  5、檔案格式的輸出與輸入

  OrCAD Capture 使用File –> Export –> Design XML 或 Library XML 指令以及File –> Import –> Design XML 或Library XML 指令,可以透過<程式安裝目錄中>\tools\capture\tclscripts\capdb\dsn.xd、olb.xd 程式將電路圖、零件庫輸出為XML 格式,以及將XML 格式重新載入成為標準電路圖、零件庫。

  6、Intel Schematic Export Format (ISCF)格式輸出

  OrCAD Capture 可以使用 File –> Export –> ISCF 介面針對電路圖零件、管腳屬性與接地信號輸出 Intel Schematic Export Format (ISCF) 格式。此格式可以通過用戶界面設(shè)定零件或零件管腳屬性的輸出,輸出后這些設(shè)定將被存檔于 Caputre.ini 檔案中以便下次使用不需重新設(shè)定。

  7、PDF輸出

  從OrCAD Capture 17.2-2016 版本后,若你的電腦有安裝ghostscript 32 bit、ghostscript 64 bit、 Adobe Acrobat Distiller…等程序,可以使用File –> Export –> PDF 的功能命令將電路圖直接導(dǎo)出為PDF文檔。導(dǎo)出內(nèi)容包含:

  OrCAD Capture 設(shè)計

  顯示設(shè)計層級架構(gòu)

  顯示零件序號列表

  顯示網(wǎng)絡(luò)及與其連接的零件腳位

  可跳轉(zhuǎn)至層級式方塊內(nèi)的設(shè)計

  點選元件可顯示元件屬性

  導(dǎo)覽顯示 off-page connector 的連結(jié)

  8、OrCAD Capture 設(shè)計元件

  此元件屬性 PDF 文檔支持與 OrCAD Capture PDF 文檔的 cross-probing 功能。

  9、新增 OrCAD PSpice 仿真模型于 Capture –> PSpice 設(shè)計流程

  OrCAD Capture 對于 Capture -> PSpice 設(shè)計流程,新增 OrCAD PSpice 仿真模型,如下表。

  10、其他項目的新增功能

  針對電路圖 Intersheet Reference 功能,增加對 X 軸向可偏移的設(shè)定,可設(shè)定負數(shù)值做偏移位置設(shè)定。

Cadence Allegro

  三、OrCAD Capture CIS 17.2-2016 新功能

  1、水晶報表 (Crystal Report)

  OrCAD Capture CIS 17.2-2016 版本預(yù)設(shè)針對 ODBC 連接數(shù)據(jù)庫與水晶報表(Crystal Report)的連接方式改為使用 SQLite 連接到數(shù)據(jù)庫中。

  連接信息如下:

  DRIVER=SQLite3 ODBC Driver;Database=”SQLite DB file Name”;LongNames = 0;Timeout = 1000; NoTXN = 0;SyncPragma=NORMAL;StepAPI=0;NoWCHAR=1;

  四、OrCad PSpice 17.2-2016 新功能

  1、PSpice DMI (Device Modeling Interface)Template Code 產(chǎn)生器

  于 PSpice 17.2-2016 可使用 PSpice 模型編輯器(Model Editor)的 DMI (Device Modeling Interface)Template Code 產(chǎn)生器產(chǎn)出 PSpice 連接碼(Adaptor code)。 PSpice 連接碼啟動 PSpice 仿真時使用 PSpice DMI DLL 文檔。將模擬/數(shù)字的 C/C++及 SystemC 模型(Model)的模型碼(Model Code)加入 PSpice 連接碼中并使用 Microsoft Visual Studio Express 2013 建立 PSpice DMI DLL 庫。當(dāng) Spice DMI DLL 庫產(chǎn)生后,將其對應(yīng)的 PSpice 模型(.lib)使用 PSpice 模型編輯器快速建立 OrCAD Capture 元件,便可運用此 PSpice 模型于 PSpice 設(shè)計仿真流程中。

  PSpice DMI Template Code 產(chǎn)生器提供以下元件類型:

  ●模擬基礎(chǔ)元件:

  通用零件(Generic device)

  電壓控制電壓源(Voltage-Controlled Voltage Source)

  相依電壓源(Function-Dependent Voltage Source)

  電壓控制電流源(Voltage-Controlled Current Source)

  相依電流源(Function-Dependent Current Source)

  兩端點零件(Generic Two-Node Device)

  三端點零件(Generic Three-Node Device)

  數(shù)字 C/C++基礎(chǔ)零件

  SystemC 基礎(chǔ)零件

  Verilog-A 基礎(chǔ)零件

  2、新增行為仿真模型的延遲(Delay)功能

  DelayT()及 DelayT1()功能簡化傳統(tǒng)上使用的延遲功能,例如,TLINE 及 Laplace 函數(shù),其減少在收斂上的問題,并比傳統(tǒng)功能信號(電壓或電流)有更快的計算。

  –DelayT() 功能的語法為 delayt(v(x),, ) 例:E2 out 0 value {delayt(V(x),5m, 10m)}

  –DelayT1()功能的語法為 delayt1(v(x),) 例:E2 out 0 value {delayt1(V(x),5m)}

  3、OPTIONS 指令的 Flag 選項新增 SKIPTOPO

  當(dāng) Flag 選項設(shè)定 SKIP TOPO = 1 時,則 OrCAD Capture 將跳過拓撲檢查(topology checks)。

  例:.options SKIPTOPO = 1

  支持使用負值于遲滯電壓(Hysteresis voltage)及臨界電壓(threshold voltage)中

  五、OrCAD PCB Designer 17.2-2016 新功能

  1、全新 Padstack 編輯器界面

  新的 Padstack Editor 界面,簡化了設(shè)定各種不同 Padstack 的不必要的步驟,使用者只需要在 Start 頁面選擇要建立的種類與幾何形狀之后,就能在其他頁面進行相關(guān)細節(jié)的設(shè)定。

  2、動態(tài)銅支持分層定義

  對于動態(tài)銅的 Pin/Via 連接及隔離設(shè)定,在新的版本中能夠分層來做特別的定義。

  3、以下的設(shè)置也支持分層設(shè)定:

  Dyn_clearance_oversize_array ?

  Dyn_clearance_type?

  Dyn_fixed_therm_width_array ??

  Dyn_max_thermal_conns?

  Dyn_min_thermal_conns?

  Dyn_oversize_therm_width_array ??

  Dyn_thermal_best_fit?

  Dyn_thermal_con_type?

  4、全新的層疊結(jié)構(gòu)界面

  重新設(shè)計的疊構(gòu)編輯設(shè)定,充分運用表格式的方法來進行相關(guān)設(shè)定,其創(chuàng)意來自于 Constraint Manager 的格式,藉由一致性的表格來讓使用者操作上更為易用。

  新的界面整合了 Unused Pad Suppression 與 Embedded Component 設(shè)定還有支持了非電氣層的部 ,如:Solder mask, Paste, Coverlay…等;另外對于 Material 的字符長度也擴展到 250 個字符。

  5、支持軟硬結(jié)合板的多重疊構(gòu)設(shè)計

  對應(yīng)多重疊構(gòu)的軟硬結(jié)合板設(shè)計,可透過 Cross Section Editor 設(shè)定。

  6、軟硬板的區(qū)域范圍管理

  新增實體區(qū)域來分別定義軟板或硬板的區(qū)域范圍。

  新增 Classes 及 Subclass 類型

  加入軟硬結(jié)合板及表面處理的 Class。

  7、新增 Design Outline 及CUTOUTS subclasses

  對于 Board Geometry 新加入了Design Outline及CUTOUTS的subclass供日后更寬廣的應(yīng)用。

  8、動態(tài)區(qū)域擺放

  對于不同疊構(gòu)層面的軟硬結(jié)合板,在擺放零件時能夠依照所屬的區(qū)域?qū)⒘慵[放到正確的層面上

  9、新增動態(tài)網(wǎng)狀銅

  動態(tài)銅現(xiàn)在能直接鋪設(shè)網(wǎng)狀銅。

  10、軟件結(jié)合板的Inter Layer Checks

  軟硬結(jié)合板設(shè)計因分別擁有不同的mask 及表面涂層,并且對于軟板部分還會有彎折的區(qū)域,所以要能夠確實做到相對的檢查以避免設(shè)計因生產(chǎn)組裝時發(fā)生錯誤,就能透過Inter Layer Checks 設(shè)定相關(guān)檢查條件。

  彎折區(qū)域?qū)τ?Pin, Via 的檢查

  覆蓋范圍檢查

  軟硬結(jié)合板的生產(chǎn)資料

  Cross section chart支持多重疊構(gòu)的表格

  11、動態(tài)淚滴鋪銅設(shè)置

  動態(tài)補淚滴補銅現(xiàn)在可對各層面進行設(shè)定。

  12、新增缺少的 Tapered trace 執(zhí)行輸出報告

  新增的報表,可將缺少的漸變 Tapered trace 輸出報表

  13、多元的編輯指令模式

  v16.6-2015時新增可快速對 Shape 編輯的操作模式,在v17.2延續(xù)良好的操作編輯特性,再加入了更多元的編輯指令。

  14、全新的 Color Dialog

  資料的呈現(xiàn)是很重要的一環(huán),因此新的 Color dialog 將會讓您以更快速更有效率的方式來操作使用。

  15、新的視覺呈現(xiàn)

  新的界面以標簽頁方式來呈現(xiàn) Layers / Nets / Display / Favorites / Visibility Pane。

  能透過 Filter 快速篩選出想設(shè)定的元件出來。

  可以控制顯示物件種類,以及在多重疊構(gòu)下各疊構(gòu)顯示的層面設(shè)定

  六、用戶界面的更新

  1、可自定義的工具欄

  提供更能夠個人化的自定義工具欄屬性,現(xiàn)在能讓更多指令變成一個圖標。

  2、狀態(tài)欄的顯示與隱藏設(shè)定

  現(xiàn)在您可以設(shè)定 Status bar 上需要顯示或隱藏的信息。

  3、銳角檢測

  對于銳角的檢查,使用者可以通過定義銳角角度來將以下四種情況進行確認。

  Line to Pad

  Line to Shape

  Shape Edge to Edge

  Line to Line

  4、孔的間距檢查

  通過 Check holes within pads 的設(shè)定,無論 Hole 有無 Pad 皆會依 CM Spacing 內(nèi) Hole 的間距設(shè)定執(zhí)行檢查。

  5、維持 Padstacks 定義

  如果設(shè)計當(dāng)中有對零件包裝進行 Replace Padstack,那么在 Refresh Symbol 時能夠選擇是否要保留 現(xiàn)在設(shè)計中的 Padstack 名稱而不被刷新。

  6、效能提升

  CPU 效能提升 10-20%。

  Import logic 對于有很多 Pin 數(shù)的 Device(>2k pins)條件時,處理速度比以往都要快。

  7、字符長度增加

  Default internal 的名稱長度由原本的 32 個字符現(xiàn)可增加到 255 個字符。

【破解教程】

  1、分別下載Cadence 17.2安裝包和阿貍狗破戒大師

  2、安裝包直接解壓需要密碼并且會解壓錯誤,我們直接運行破戒大師,選擇第一項“安裝Cadence SPB軟件”,然后點擊繼續(xù)

Cadence Allegro

  3、選擇安裝版本為Cadence SPB  17.2-2016,選擇安裝源文件為7Z壓縮包,選擇安裝路徑為英文路徑,然后點擊“一條龍 做全套”安裝

Cadence Allegro

  4、安裝需要關(guān)閉殺毒軟件

  5、安裝全自動操作,在這個過程中不要去動鼠標和鍵盤,等待安裝完成即可,過程較長就請耐心等待

  6、Cadence 17.0破解版安裝完成,大家快去體驗吧

軟件特別說明

標簽: Allegro 電路板設(shè)計 電路仿真 PCB線路板

相關(guān)文章
網(wǎng)友評論
回頂部 去下載

關(guān)于本站|下載幫助|下載聲明|軟件發(fā)布|聯(lián)系我們

Copyright ? 2005-2024 m.daaijiaoyu.cn.All rights reserved.

浙ICP備06019006號-1 浙公網(wǎng)安備33038102330474號