Cadence SPB 17.4中文版是一款非常專業(yè)的電子仿真軟件。該軟件集成電路、封裝和PCB協(xié)同設(shè)計(jì)高性能互連，無需人工干預(yù)，實(shí)現(xiàn)電子機(jī)械自動(dòng)化，更加智能，用戶不需要進(jìn)行復(fù)雜的電子電路設(shè)計(jì)，在這里我們不需要去分析復(fù)雜的電路，只需手動(dòng)優(yōu)化I/O緩沖器之間和跨集成電路、封裝和PCB的系統(tǒng)互聯(lián)就可以了。

【功能特點(diǎn)】

　　一、 Allegro PCB Designer

　　Cadence SPB Allegro and OrCAD是一個(gè)靈活可擴(kuò)展的平臺(tái)，經(jīng)過了全球廣泛用戶驗(yàn)證的PCB設(shè)計(jì)環(huán)境，旨在解決技術(shù)和方法學(xué)難題，使設(shè)計(jì)周期更短且可預(yù)測(cè)。該P(yáng)CB設(shè)計(jì)解決方案以基礎(chǔ)設(shè)計(jì)工具包加可選功能模塊的組合形式提供，它包含產(chǎn)生PCB設(shè)計(jì)所需的全部工具，以及一個(gè)完全一體化的設(shè)計(jì)流程?；A(chǔ)設(shè)計(jì)工具包Allegro PCB Designer包含一個(gè)通用和統(tǒng)一的約束管理解決方案、PCB Editor、自動(dòng)/交互式的布線器、以及與制造和機(jī)械CAD的接口。PCB Editor提供了一個(gè)完整的布局布線環(huán)境，適應(yīng)從簡(jiǎn)單到復(fù)雜的各種PCB設(shè)計(jì)。其優(yōu)點(diǎn)如下：

　　1、支持兩種原理圖設(shè)計(jì)環(huán)境：業(yè)界公認(rèn)最好用的Capture原理圖 及超強(qiáng)編輯能力的Design Authoring 原理圖。

　　2、兼容簡(jiǎn)單及復(fù)雜的各類PCB布局布線編輯環(huán)境

　　3、原理圖及PCB統(tǒng)一的約束管理方案，實(shí)時(shí)、提醒式顯示長(zhǎng)度和時(shí)序余量

　　4、實(shí)時(shí)的基于形狀的推擠布線、任意角度的緊貼布線使得布線空間得以完美利用

　　5、動(dòng)態(tài)覆銅可智能避讓不同net的via、走線及覆銅

　　6、布局復(fù)制技術(shù)使用戶能夠在設(shè)計(jì)中快速完成多個(gè)相似的電路的布局布線

　　7、3D View 及干涉檢查，支持平移、縮放和旋轉(zhuǎn)顯示，支持復(fù)雜孔結(jié)構(gòu)或電路板絕緣層部分的顯示

　　8、翻轉(zhuǎn)電路板功能使得裝配/測(cè)試工程師有一個(gè)真正的底側(cè)視圖

　　9、制造和機(jī)械CAD的接口，豐富的Skill 二次開發(fā)接口函

　　二、Allegro Design Authoring

　　Allegro design authoring則提供企業(yè)級(jí)原理圖設(shè)計(jì)方案，讓硬件工程師可以快速高效的創(chuàng)建復(fù)雜設(shè)計(jì)。其特色如下：

　　1、完全層次化的設(shè)計(jì)方法

　　2、多視點(diǎn)（多個(gè)窗口顯示相同或者不同的電路）

　　3、組件瀏覽和實(shí)體元件選擇（具有過濾功能的物理元件列表）

　　4、項(xiàng)目管理器（統(tǒng)一流程管理，工具的運(yùn)行設(shè)置）

　　5、層次管理器（結(jié)構(gòu)管理）

　　6、直接從原理圖生成層次化的VHDL和VERILOG網(wǎng)表格式

　　7、SKILL 程序語言擴(kuò)展支持

　　8、所有的Allegro PCB Editor產(chǎn)品可以交互設(shè)計(jì)與交互高亮顯示

　　9、優(yōu)化算法保證最少的元件使用

　　10、通過附加工具交互式的來保證原理圖與版圖的同步

　　11、生成標(biāo)準(zhǔn)報(bào)告,包括自定制的料單

　　12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 庫(kù)

　　13、ANSI/IEEE以及常用符號(hào)

　　三、Capture CIS

　　軟件是一款多功能的PCB原理圖輸入工具。軟件作為行業(yè)標(biāo)準(zhǔn)的PCB原理圖輸入方式，是當(dāng)今世界最流行的原理圖輸入工具之一，具有簡(jiǎn)單直觀的用戶設(shè)計(jì)界面。軟件具有功能強(qiáng)大的元件信息系統(tǒng)，可以在線和集中管理元件數(shù)據(jù)庫(kù)，從而大幅提升電路設(shè)計(jì)的效率。

　　軟件提供了完整的、可調(diào)整的原理圖設(shè)計(jì)方法，能夠有效應(yīng)用于PCB的設(shè)計(jì)創(chuàng)建、管理和重用。將原理圖設(shè)計(jì)技術(shù)和PCB布局布線技術(shù)相結(jié)合，OrCAD能夠幫助設(shè)計(jì)師從一開始就抓住設(shè)計(jì)意圖。不管是用于設(shè)計(jì)模擬電路、復(fù)雜的PCB、FPGA和CPLD、PCB改版的原理圖修改，還是用于設(shè)計(jì)層次模塊，軟件都能為設(shè)計(jì)師提供快速的設(shè)計(jì)輸入工具。此外，Capture原理圖輸入技術(shù)讓設(shè)計(jì)師可以隨時(shí)輸入、修改和檢驗(yàn)PCB設(shè)計(jì)。

　　Capture CIS與PCB Editor的無縫數(shù)據(jù)連接，可以很容易實(shí)現(xiàn)物理PCB的設(shè)計(jì)；與Cadence PSpice A/D高度集成，可以實(shí)現(xiàn)電路的數(shù)?；旌闲盘?hào)仿真。Capture CIS在原理圖輸入基礎(chǔ)上，加入了強(qiáng)大的元件信息系統(tǒng)，可用于創(chuàng)建、跟蹤和認(rèn)證元件，便于優(yōu)選庫(kù)和已有元件庫(kù)的重用。這種簡(jiǎn)單的原理圖輸入技術(shù)讓設(shè)計(jì)師能夠更好的發(fā)揮他們的創(chuàng)造力，專注于電路設(shè)計(jì)，而不是忙碌于工具層面的操作。其優(yōu)點(diǎn)如下：

　　1、在一個(gè)會(huì)話窗中可以查看和編輯多個(gè)項(xiàng)目

　　2、通過互聯(lián)網(wǎng)訪問最新元器件

　　3、對(duì)“What-if”場(chǎng)景使用狀態(tài)標(biāo)簽

　　4、在設(shè)計(jì)中引入了高效率的電子表格式的屬性編輯或者是在原理圖編輯器中編輯屬性和打印定義好的屬性

　　5、通過電路圖內(nèi)部或電路圖之間的復(fù)制、粘貼，可以再利用原有的原理圖設(shè)計(jì)數(shù)據(jù)

　　6、從一整套功能元器件庫(kù)中選擇元器件

　　7、用內(nèi)嵌的元件編輯器更改或移動(dòng)元件引腳名稱和引腳編號(hào)

　　8、支持設(shè)計(jì)文件被其他用戶打開時(shí)，該設(shè)計(jì)文件將自動(dòng)鎖定

　　9、放置，移動(dòng)，拖動(dòng)，旋轉(zhuǎn)或鏡像被選中的單個(gè)元件或組合元件時(shí)，電氣連接是可視的

　　10、通過檢查設(shè)計(jì)和電氣規(guī)則，確保設(shè)計(jì)的完整性及正確性

　　11、可以自定義標(biāo)題欄和圖紙邊框以滿足您公司的規(guī)格要求

　　12、可以直接嵌入圖形對(duì)象，書簽，標(biāo)識(shí)，以及位圖圖片等

　　13、通過選擇公制或英制單位來確定網(wǎng)格間距以滿足所有繪圖標(biāo)準(zhǔn)

　　14、支持VHDL或Verilog ?文本編輯器設(shè)計(jì)數(shù)字電路

　　15、支持非線性自動(dòng)縮放平移畫面；具有高效率的查找/搜索功能

　　16、人性化的操作視窗及對(duì)話框

　　四、PCB Designer

　　軟件是目前行業(yè)內(nèi)非常流行的EDA工具，PCB Designer提供了一個(gè)“原理圖設(shè)計(jì)—PCB設(shè)計(jì)—加工數(shù)據(jù)輸出” 全流程的設(shè)計(jì)平臺(tái)，其可靠性和可升級(jí)性被業(yè)內(nèi)人士廣泛認(rèn)同。它的高性能可以使企業(yè)縮短項(xiàng)目設(shè)計(jì)周期，降低項(xiàng)目成本，加快產(chǎn)品上市時(shí)間，可以有效控制產(chǎn)品設(shè)計(jì)風(fēng)險(xiǎn)，從而提高企業(yè)在行業(yè)中的競(jìng)爭(zhēng)力。

　　這款功能強(qiáng)大高度集成的PCB設(shè)計(jì)平臺(tái)工具，主要包含設(shè)計(jì)輸入、元件庫(kù)工具、PCB編輯器/布線器和可選的數(shù)模信號(hào)完整性仿真工具。這些簡(jiǎn)單直觀的PCB設(shè)計(jì)工具體現(xiàn)著OrCAD的專業(yè)價(jià)值，并且將來便于升級(jí)到軟件系列，來進(jìn)行更復(fù)雜PCB的設(shè)計(jì)。

　　設(shè)計(jì)解決方案提供了電路板從設(shè)計(jì)到生產(chǎn)所有流程對(duì)應(yīng)的設(shè)計(jì)解決方案，這是一個(gè)完整的PCB設(shè)計(jì)環(huán)境。該設(shè)計(jì)解決方案集成了從設(shè)計(jì)構(gòu)想到最終產(chǎn)品所需要的一切功能模塊，包含規(guī)則管理器（Constraint Manager）、原理圖輸入工具（Capture）、元件管理工具（CIS）、PCB編輯器(PCB Editor)和自動(dòng)/交互式布線器(SPECCTRA)，以及用于制造和機(jī)械加工的各種CAD接口。隨著設(shè)計(jì)難度和復(fù)雜性的增加，可以通過統(tǒng)一的數(shù)據(jù)庫(kù)架構(gòu)、應(yīng)用模型和元件封裝庫(kù)為軟件和Allegro產(chǎn)品系列提供完全可升級(jí)的PCB解決方案，便于加速設(shè)計(jì)和擴(kuò)大設(shè)計(jì)規(guī)模。

　　對(duì)于設(shè)計(jì)簡(jiǎn)單電路板來說，是一款非常簡(jiǎn)單實(shí)用的PCB板層編輯工具?；诳煽康腁llegro PCB設(shè)計(jì)技術(shù)，PCB Editor提供了許多優(yōu)秀功能，可以使從PCB布局、布線到加工數(shù)據(jù)輸出的整個(gè)設(shè)計(jì)流程的效率得到極大的提高。它可以提高企業(yè)生產(chǎn)效率、縮短設(shè)計(jì)周期，并提高工程師的設(shè)計(jì)能力。其優(yōu)點(diǎn)如下：

　　1、提供可靠的、可升級(jí)、可降低成本的PCB布局布線解決方案，并且隨著設(shè)計(jì)要求可以隨時(shí)進(jìn)行更新；

　　2、可實(shí)現(xiàn)從前端到后端的緊密整合，提高設(shè)計(jì)效率，確保設(shè)計(jì)數(shù)據(jù)完整性；

　　3、包含一整套全面的功能組合，緊密結(jié)合的PCB設(shè)計(jì)環(huán)境提供了產(chǎn)品設(shè)計(jì)的一整套解決方案；

　　4、包含一個(gè)從前端到后端的約束管理系統(tǒng)，用于約束創(chuàng)建、管理和確認(rèn)；

　　5、提供從基礎(chǔ)/高級(jí)布局布線，到戰(zhàn)略性規(guī)劃和全局布線的完整的互聯(lián)環(huán)境；

　　6、動(dòng)態(tài)覆銅技術(shù)可以實(shí)時(shí)填充和挖空，用以消除手工覆銅時(shí)挖空出錯(cuò)并修復(fù)，提高覆銅的效率。

【破解說明】

　　將LicenseManager文件夾復(fù)制到 C:\Cadence替換原文件，然后運(yùn)行LicenseManagerPubKey.bat服務(wù)，一閃而過就可以了

　　將破解文件E:\Crack\tools下的pubkey_verify、pubkey_verify.exe和ToolsPubkey.bat三個(gè)文件復(fù)制到軟件安裝目錄C:\Cadence\SPB_17.4\tools下