網(wǎng)友評(píng)分: 4.9分
Xilinx ISE是一款非常好用的電子設(shè)計(jì)套件,軟件在硬件設(shè)計(jì)上應(yīng)用非常廣泛,覆蓋從系統(tǒng)級(jí)設(shè)計(jì)探索、軟件開(kāi)發(fā)和基于HDL硬件設(shè)計(jì),直到驗(yàn)證、調(diào)試和PCB設(shè)計(jì)集成的全部設(shè)計(jì)流程,并且它的運(yùn)行速度非常的快,設(shè)計(jì)人員可以在一天時(shí)間里完成多次設(shè)計(jì)反復(fù)。
ISE的主要功能包括設(shè)計(jì)輸入、綜合、仿真、實(shí)現(xiàn)和下載,涵蓋了可編程邏輯器件開(kāi)發(fā)的全過(guò)程,從功能上講,完成CPLD/FPGA的設(shè)計(jì)流程無(wú)需借助任何第三方EDA軟件。
1、圖形或文本輸入(Design Entry)
圖形或文本輸入包括原理圖、狀態(tài)機(jī)、波形圖、硬件描述語(yǔ)言(HDL),是工程設(shè)計(jì)的第一步,ISE集成的設(shè)計(jì)工具主要包括HDL編輯器(HDL Editor)、狀態(tài)機(jī)編輯器(StateCAD)、原理圖編輯器(ECS)、IP核生成器(CoreGenerator)和測(cè)試激勵(lì)生成器(HDL Bencher)等。
常用的設(shè)計(jì)輸入方法是硬件描述語(yǔ)言(HDL)和原理圖設(shè)計(jì)輸入方法。原理圖輸入是一種常用的基本的輸入方法,其是利用元件庫(kù)的圖形符號(hào)和連接線在ISE軟件的圖形編輯器中作出設(shè)計(jì)原理圖,ISE中設(shè)置了具有各種電路元件的元件庫(kù),包括各種門(mén)電路、觸發(fā)器、鎖存器、計(jì)數(shù)器、各種中規(guī)模電路、各種功能較強(qiáng)的宏功能塊等用戶(hù)只要點(diǎn)擊這些器件就能調(diào)入圖形編輯器中。這種方法的優(yōu)點(diǎn)是直觀、便于理解、元件庫(kù)資源豐富。但是在大型設(shè)計(jì)中,這種方法的可維護(hù)性差,不利于模塊建設(shè)與重用。更主要的缺點(diǎn)是:當(dāng)所選用芯片升級(jí)換代后,所有的原理圖都要作相應(yīng)的改動(dòng)。故在ISE軟件中一般不利用此種方法。
為了克服原理圖輸入方法的缺點(diǎn),目前在大型工程設(shè)計(jì)中,在ISE軟件中常用的設(shè)計(jì)方法是HDL設(shè)計(jì)輸入法,其中影響最為廣泛的HDL語(yǔ)言是VHDL和Verilog HDL。它們的共同優(yōu)點(diǎn)是利于由頂向下設(shè)計(jì),利于模塊的劃分與復(fù)用,可移植性好,通用性強(qiáng),設(shè)計(jì)不因芯片的工藝和結(jié)構(gòu)的變化而變化,更利于向ASIC的移植,故在ISE軟件中推薦使用HDL設(shè)計(jì)輸入法。
波形輸入及狀態(tài)機(jī)輸入方法是兩種最常用的輔助設(shè)計(jì)輸入方法,使用波形輸入法時(shí),只要繪制出激勵(lì)波形的輸出波形,ISE軟件就能自動(dòng)地根據(jù)響應(yīng)關(guān)系進(jìn)行設(shè)計(jì);而使用狀態(tài)機(jī)輸入時(shí),只需設(shè)計(jì)者畫(huà)出狀態(tài)轉(zhuǎn)移圖,ISE軟件就能生成相應(yīng)的HDL代碼或者原理圖,使用十分方便。其中ISE工具包中的StateCAD就能完成狀態(tài)機(jī)輸入的功能。但是需要指出的是,后兩種設(shè)計(jì)方法只能在某些特殊情況下緩解設(shè)計(jì)者的工作量,并不適合所有的設(shè)計(jì)。
2、綜合(Synthesis)
綜合是將行為和功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)化為低層次模塊的組合。一般來(lái)說(shuō),綜合是針對(duì)VHDL來(lái)說(shuō)的,即將VHDL描述的模型、算法、行為和功能描述轉(zhuǎn)換為FPGA/CPLD基本結(jié)構(gòu)相對(duì)應(yīng)的網(wǎng)表文件,即構(gòu)成對(duì)應(yīng)的映射關(guān)系。
在Xilinx ISE中,綜合工具主要有Synplicity公司的Synplify/Synplify Pro,Synopsys公司的FPGA Compiler II/ Express, Exemplar Logic公司的LeonardoSpectrum和Xilinx ISE中的XST等,它們是指將HDL語(yǔ)言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門(mén),RAM,寄存器等基本邏輯單元組成的邏輯連接(網(wǎng)表),并根據(jù)目標(biāo)與要求優(yōu)化所形成的邏輯連接,輸出edf和edn等文件,供CPLD/FPGA廠家的布局布線器進(jìn)行實(shí)現(xiàn)。
3、實(shí)現(xiàn)(Implementation)
實(shí)現(xiàn)是根據(jù)所選的芯片的型號(hào)將綜合輸出的邏輯網(wǎng)表適配到具體器件上。Xilinx ISE的實(shí)現(xiàn)過(guò)程分為:翻譯(Translate)、映射(Map)、布局布線(Place Route)等3個(gè)步驟。
ISE集成的實(shí)現(xiàn)工具主要有約束編輯器(Constraints Editor)、引腳與區(qū)域約束編輯器(PACE)、時(shí)序分析器(Timing Analyzer)、FPGA底層編輯器(FGPA Editor)、芯片觀察窗(Chip Viewer)和布局規(guī)劃器(Floorplanner)等。
4、驗(yàn)證(Verification)
驗(yàn)證(Verification)包含綜合后仿真和功能仿真(Simulation)等。功能仿真就是對(duì)設(shè)計(jì)電路的邏輯功能進(jìn)行模擬測(cè)試,看其是否滿(mǎn)足設(shè)計(jì)要求,通常是通過(guò)波形圖直觀地顯示輸入信號(hào)與輸出信號(hào)之間的關(guān)系。 綜合后仿真在針對(duì)目標(biāo)器件進(jìn)行適配之后進(jìn)行,綜合后仿真接近真實(shí)器件的特性進(jìn)行,能精確給出輸入與輸出之間的信號(hào)延時(shí)數(shù)據(jù)。
ISE可結(jié)合第三方軟件進(jìn)行仿真,常用的工具如Model Tech公司的仿真工具M(jìn)odelSim和測(cè)試激勵(lì)生成器HDL Bencher ,Synopsys公司的VCS等。通過(guò)仿真能及時(shí)發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤,加快設(shè)計(jì)中的錯(cuò)誤,加快設(shè)計(jì)進(jìn)度,提高設(shè)計(jì)的可靠性。
每個(gè)仿真步驟如果出現(xiàn)問(wèn)題,就需要根據(jù)錯(cuò)誤的定位返回到相應(yīng)的步驟更改或者重新設(shè)計(jì)。
5、下載
下載(Download)即編程(Program)設(shè)計(jì)開(kāi)發(fā)的最后步驟就是將已經(jīng)仿真實(shí)現(xiàn)的程序下載到開(kāi)發(fā)板上,進(jìn)行在線調(diào)試或者說(shuō)將生成的配置文件寫(xiě)入芯片中進(jìn)行測(cè)試。在ISE中對(duì)應(yīng)的工具是iMPACT。
1、解壓安裝包,在安裝包目錄下雙擊“xsetup.exe”
2、等待載入并彈出安裝歡迎界面,點(diǎn)擊NEXT
3、勾選允許用戶(hù)協(xié)議,點(diǎn)擊NEXT
4、同樣必須接受許可
5、選擇要安裝的軟件類(lèi)型,根據(jù)大家需求進(jìn)行選擇,這里選“ISE Design Suite System Edition”
6、選擇安裝路徑,根據(jù)大家磁盤(pán)情況進(jìn)行設(shè)置,這里為C盤(pán),Next~~
7、點(diǎn)擊NEXT
8、確認(rèn)安裝信息后,點(diǎn)擊Install開(kāi)始安裝
9、安裝是一個(gè)漫長(zhǎng)的過(guò)程,大家請(qǐng)耐心等待,
10、當(dāng)安裝進(jìn)程到達(dá)86%時(shí)會(huì)彈出一個(gè)對(duì)話框,叫你安裝跟網(wǎng)絡(luò)通信有關(guān)的軟件,如下所示,這里我們根據(jù)提示點(diǎn)擊NEXT完成安裝,
11、接下來(lái)出現(xiàn)了一個(gè)安裝設(shè)備的對(duì)話框,選擇“安裝”。
12、同樣選擇“安裝”。
13、彈出為System Generator關(guān)聯(lián)MATLAB軟件的對(duì)話框,大家電腦有裝過(guò)合適版本的MATLAB,可以對(duì)它進(jìn)行關(guān)聯(lián),或者以后再關(guān)聯(lián),這里選擇“Ok”跳過(guò)。
14、配置license,選擇“Locate Existing License”
15、點(diǎn)擊“Load license”
16、載入許可文件“Xilinx_ise.lic”,點(diǎn)擊打開(kāi)
17、將彈出對(duì)話框,選擇“Yes”
18、點(diǎn)擊“OK”
19、如圖,Xilinx ISE14.7破解版安裝完成
標(biāo)簽: Xilinx ISE 電子設(shè)計(jì) 設(shè)計(jì)套件
關(guān)于本站|下載幫助|下載聲明|軟件發(fā)布|聯(lián)系我們
Copyright ? 2005-2024 m.daaijiaoyu.cn.All rights reserved.
浙ICP備06019006號(hào)-1 浙公網(wǎng)安備33038102330474號(hào)