ModelSim SE 是一款Mentor公司推出的專業(yè)的HDL語(yǔ)言仿真軟件，全面支持VHDL和Verilog語(yǔ)言的IEEE 標(biāo)準(zhǔn)，支持C/C++功能調(diào)用，并采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺(tái)無(wú)關(guān)，便于保護(hù)IP核，個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段，是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。

【功能特點(diǎn)】

　　1、統(tǒng)一的混合語(yǔ)言模擬引擎，易于使用和性能

　　2、Verilog的原生支持，用于設(shè)計(jì)的SystemVerilog，VHDL和SystemC，用于有效驗(yàn)證復(fù)雜的設(shè)計(jì)環(huán)境

　　3、快速調(diào)試，易于使用，多語(yǔ)言調(diào)試環(huán)境

　　4、高級(jí)代碼覆蓋和分析工具，可實(shí)現(xiàn)快速覆蓋范圍

　　5、交互式和后期模擬調(diào)試可用，因此兩者都使用相同的調(diào)試環(huán)境

　　6、強(qiáng)大的波形比較，便于分析差異和錯(cuò)誤

　　7、統(tǒng)一覆蓋數(shù)據(jù)庫(kù)，具有完整的交互式和HTML報(bào)告和處理功能，可以在整個(gè)項(xiàng)目中理解和調(diào)試覆蓋范

　　8、與HDL Designer和HDL Author相結(jié)合，可實(shí)現(xiàn)完整的設(shè)計(jì)創(chuàng)建，項(xiàng)目管理和可視化功能

【破解說(shuō)明】

　　1、下載安裝好原程序后，進(jìn)入安裝目錄下的win64目錄，找到mgls64.dll文件，右鍵屬性，將只讀前面的勾去掉，點(diǎn)擊應(yīng)用。

　　2、將解壓文件下的MentorKG.exe和patch_dll.bat文件復(fù)制到安裝目錄下的win64目錄下。

　　3、雙擊patch_dll.bat，等待片刻生成許可證文件，另存到安裝目錄下。

　　4、進(jìn)入環(huán)境變量，新建變量名為：MGLS_LICENSE_FILE，變量值為：license.txt”所在的目錄(C:\modeltech64_10.4\License.txt)

　　5、進(jìn)入軟件查看，破解完成。